PATEN ABSTRACTS OF JAPAN

(11)Publication number:

11-176149

(43) Date of publication of application: 02.07.1999

(51)Int.CI.

G11C 11/15 H01F 10/08 H01L 43/08

(21)Application number: 09-337406

(71)Applicant: VICTOR CO OF JAPAN LTD

(22)Date of filing:

08.12.1997


(72)Inventor: ABE TOSHIRO


(54) MAGNETIC MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a magnetic memory whose one memory cell can store multivalue (more than three-value) information data.

SOLUTION: A memory cell has at least a 1st magnetic layer 3, a 1st nonmagnetic spacer layer 4, a 2nd magnetic layer 5, a 2nd nonmagnetic spacer layer 6 and a 3rd magnetic layer 7. A plurality of the memory calls are arranged into matrix formation. Directions and intensities of currents applied to word lines are adjusted to control the magnetization states of the 1st, 2nd and 3rd magnetic layers independently. With this constitution, multivalue information data can be stored in the respective memory cells and accessed at random.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-176149

(43)公開日 平成11年(1999)7月2日

(51) Int.Cl. ⁶	識別記号	F I	
G11C	11/15	G11C	11/15
H01F	10/08	H01F	10/08
H01L	43/08	H01L	43/08

審査請求 未請求 請求項の数3 OL (全 13 頁)


(21)出願番号	特願平9-337406	(71)出願人	000004329	
(22)出顧日	平成9年(1997)12月8日		日本ピクター株式会社 神奈川県横浜市神奈川区守屋町3丁目12番 地	
		(72)発明者	安部 俊郎 神奈川県横浜市神奈川区守屋町3丁目12番 地 日本ピクター株式会社内	
		(74)代理人	弁理士 三好 秀和 (外9名)	

(54) 【発明の名称】 磁性メモリー

(57)【要約】

【課題】 一つのメモリーセルに3値以上の多値の情報を記憶できる磁性メモリーを提供する。

【解決手段】 第1磁性層3、第1非磁性スペーサー層4、第2磁性層5、第2非磁性スペーサー層6、および第3磁性層7とを少なくとも具備したメモリーセルをマトリクス状に配列している。ワード線を流れる電流の方向と強度を調節して、第1、第2および第3磁性層の磁化の状態を独立に制御することにより、各メモリーセルに多値の情報を記憶しランダムアクセスする。



 DECY1
 第1 デコーダ回路

 DECY2
 第2 デコーダ回路

 DECX
 デコーダ回路

 SA
 センスアンブ回路

 S
 センス版

【特許請求の範囲】

【請求項1】 第1磁性層と、

該第1磁性層の上部の第1非磁性スペーサー層と、 該第1非磁性スペーサー層の上部の第2磁性層と、 該第2磁性層の上部の第2非磁性スペーサー層と、 該第2非磁性スペーサー層の上部の第3磁性層とを少な くとも有するメモリーセルを複数個具備し、 前記第1乃至第3磁性層のそれぞれの磁化の状態によ り、前記メモリーセルのそれぞれに多値の情報を記憶す る磁性メモリー。

【請求項2】 前記各メモリーセルの前記第1乃至第3 磁性層の膜面に対して垂直方向の抵抗値の変化により多 値の情報を記憶する請求項1記載の磁性メモリー。

【請求項3】 前記各メモリーセルの前記第1乃至第3 磁性層の膜面に対して平行方向の抵抗値の変化により多 値の情報を記憶する請求項1記載の磁性メモリー。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、磁性層の磁化の向きによって情報を記憶するメモリーセルを用いた磁性メモリーに関し、特に一つのメモリーセルに多値の情報を記録することが可能な磁性メモリーに関する。

[0002]

【従来の技術】磁性層と非磁性層との積層膜が、磁性層の磁化の状態により、電気抵抗に大きな変化を生じる現象は巨大磁気抵抗効果(GMR効果)と呼ばれている。この現象を利用した磁性メモリーとして特開平7-66033号公報に記載された技術が提案されている(第1の従来技術)。特開平7-66033号公報に記載の磁性薄膜メモリーに使用されるMR素子(メモリーセル)は、図30に示すようにガラス基板、シリコン基板、タンタルオキサイド等の酸化物基板などからなる基板88上に第1磁性層81および第2磁性層82が非磁性層84を介して積層されている。第1磁性層81と第2磁性層82との組合わせは、たとえば一方の第1磁性層81がソフトであれば、他方の第2磁性層82は相対的にハードであればよい。

【0003】図30に示すMR素子は、第1磁性層81 および第2磁性層82の磁化の方向が、印加磁界がゼロ である場合には、互いに平行または反平行になるように している。

【0004】図31は図30に示すMR素子を用いたランダムアクセスメモリの平面説明図である。この磁性薄膜メモリーは、マトリックス状に並べられた各MR素子11,12,…に磁界を印加する手段として、たとえば縦方向に並ぶ各MR素子11,21,31,…に近接して設けられたワード線W1,W2,…および横方向に並ぶ各MR素子11,12,…を連結するセンス線S1,S2,…と、MR素子50

11,12,…を流れる電流を生じさせる手段として、たとえば前述のセンス線S1,S2,…に接続される電源(図示せず)と、MR素子11,12,…の抵抗率の変化を検出する手段、たとえば電流の変化または電圧の変化を測定する器具(図示せず)とからなっている。図30および図31において、第1磁性層81の磁化の方向が左を向いた状態を"0"とし、右を向いた状態を"1"とし、"0"および"1"の2値の状態を記録する。第2磁性層82の磁化の方向はどちらの状態でも左を向いている。すなわち、第1磁性層81の磁化の方向で記録状態は決定される。

【0005】たとえば、図31においてMR素子11に ランダムアクセス(記録)を行いたいときには、ワード 線W1とセンス線S1に電流を流してやる。磁化の方向 が左向きか右向きかは、記録ワード電流を図中上向きに 流すか、下向きに流すかによって決定される。他方、セ ンス線 S 1 に流れる記録センス電流は、記録ワード電流 と異なり流れる方向は一方向でよく、たとえば、その方 向を記録センス磁界が上向きになるようにとる。さて、 MR素子11には記録センス磁界と記録ワード磁界が印 加される。磁界印加前の第1磁性層の磁化は左向きであ っても右向きであっても、あとの記録過程には無関係で ある。記録ワード磁界が左向きのときには、記録センス 磁界と記録ワード磁界の合成磁界は左上方向である。こ のとき、第1磁性層の磁化も左上を向く。そして印加磁 界を取り去ると(電流を止めると)、第1磁性層の磁化 は磁化容易軸方向である左方向で安定な向きになり、

"0"の記録が完了する。他方、記録ワード磁界が右向きのときには、記録センス磁界と記録ワード磁界の合成磁界は右上方向である。このときには、印加磁界を取り去ると、第1磁性層の磁化は右向きで安定になり、

"1"の記録が完了する。以上のように、記録ワード電流の向きを記録したい2ビット情報に応じて変えることで、左向きあるいは右向きかという2値信号の記録が可能である。

[0006]

【発明が解決しようとする課題】このように従来の磁性 メモリーでは磁性層が2層なため一つのMR素子に

"0"か"1"の2値信号しか記録できない。大記録容量が必要とされている昨今では、一つのMR素子に2値の信号しか記録できないのでは十分な記録容量が得られない。また、図30および図31に示した従来の磁性薄膜メモリーではセンス電流は磁性層の膜面に平行に流れるため十分なS/N比が得られないという問題点があった。具体的にはGMR効果による抵抗の変化は5%程度の小さなものであった。

【0007】MR素子において、センス電流は膜面に平行に流れるより、膜面に対して垂直に流れた場合の方が大きな抵抗変化が得られると理論的に推測されており、それを裏付ける実験結果が得られ始めている(日本応用

磁気学会第88回研究会資料、第1頁乃至第6頁(第2の従来技術))。この第2の従来技術において、ランダムアクセス可能な記憶装置とするためには、各MR素子は直列に配置されるが、素子数が増せば同一センスラインの全抵抗が増す。この場合、同一センスライン上のひとつのMR素子の抵抗が変化したとしても、全抵抗に対するひとつのMR素子の抵抗変化率が非常に小さいために、その検出感度は素子数が増せば増すほど低くなるという新たな問題点が生じていた。

【0008】この新たな問題点を解消する目的でスピン トンネル結合を利用したメモリーが提案された(日本応 用磁気学会誌Vol. 20, No. 2, P369-37 2, 1996 (第3の従来技術))。この提案ではセン ス電流は膜面に対して垂直に流れ、各素子は並列に配置 されている。スピントンネル結合ではスペーサーとなる 非磁性層は絶縁体によって形成される。よって、膜面に 対して垂直方向の抵抗がある程度大きいためセンス電流 を膜面に対して垂直に流すことが可能なわけである。各 素子を並列に配置することにより同一センスライン上に 多数の素子があってもセンスラインの抵抗値は増加しな 20 い。その結果、一つの素子の抵抗変化率が大きくなり検 出感度が高くなる。この第3の従来技術においては2種 類の磁性層が独立に振舞えるので、各々の一軸異方性膜 の磁化方向が互いに異なる場合で二通り、同一方向で二 通りの、併せて四つの安定状態が存在する。言い換える と、これらの四つの状態のうちのどちらかをとること で、4値の信号の記憶が可能である。第3の従来技術の 四進数メモリーは二進数メモリーに比べ記憶容量を倍に できる。しかし、四進数メモリーでは非破壊読み出しの ため、読み出しの励振磁界の振幅を微小範囲に制限しな 30 ければならないという問題点がある。このため、四進数 メモリーの読み出し信号のレベルは二進数メモリーより かなり低下する。また、四進数メモリーでは正の極性で 2種の信号レベル、負の極性で2種の信号レベルを検出 することになるが、同一極性における2種の信号レベル は極めて近似しているので、信号レベル間の分離が困難 であるという欠点を有している。さらに、四進数メモリ 一では軟磁性膜も蓄積線として利用するため、二進数メ モリーと異なり、外部浮遊磁界に対する耐性が低くなる という問題点もある。

【0009】上記問題点を鑑み本発明は一つのメモリーセルに3値以上の多値信号を記録できる大容量磁性メモリーを提供することである。

【0010】本発明の他の目的は、各メモリーセルの抵抗の変化として20%以上の変化を得て、信号の読み出し時に十分なS/N比を得ることができる大規模磁性メモリーを提供することである。

[0011]

【課題を解決するための手段】上記目的を達成するため、この発明による磁性メモリーは第1磁性層と、第1

磁性層の上部の第1非磁性スペーサー層と、第1非磁性スペーサー層の上部の第2磁性層と、第2磁性層の上部の第2非磁性スペーサー層と、第2非磁性スペーサー層と、第2非磁性スペーサー層の上部の第3磁性層とを少なくとも有するメモリーセルを複数個具備し、第1乃至第3磁性層のそれぞれの磁化の状態により、この複数のメモリーセルのそれぞれに多値の情報を記憶することを特徴とする。ここで、第1磁性層、第2磁性層、第3磁性層の磁化容易軸は膜面に平行方向になるように構成され、第1磁性層の保磁力よりも、第2磁性層の保磁力よりもさらに弱くしておくことが好ましい。即ち、第3磁性層の保磁力は最も弱く構成することが好ましい。

【0012】そして、上記の複数のメモリーセルはマトリクス状に配置すれば良い。即ち、各メモリーセルをワード線とセンス線(ビット線)との交点に配置し、XーYマトリックスを構成するようにすればよい。ワード線に流す電流の方向と電流の大きさを調整することにより第1乃至第3の磁性層の磁化の方向をそれぞれ独立して変えることができる。

【0013】各メモリーセルに記憶された状態は具体的には抵抗の変化として表れるので、各磁性層の膜面に垂直方向又は水平方向の抵抗の変化を読めば記憶された情報を読み出すことができる。

【0014】本発明のメモリーセルはさらに、保磁力の 異なる第4磁性層、第5磁性層、…をその間に非磁性スペーサー層を介して積層して有するようにしてもよいこ とはもちろんである。磁性層の数を増すことにより、よ り多値の信号が一つのメモリーセルに記憶でき、超大容 量の記憶装置が実現できる。

[0015]

【発明の実施の形態】以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

【0016】(第1の実施の形態)図1は、本発明の第1の実施の形態に係る磁性メモリーのセルアレイを示す回路図である。図1の可変抵抗で示した部分がメモリーセルに相当する。図2は、図1中の各メモリーセルの概略縦断図である。本発明の第1の実施の形態に係る磁性メモリーのメモリーセルは、非磁性基板1上に下部電極2、第1磁性層3、第1非磁性スペーサー層4、第2磁性層5、第2非磁性スペーサー層6、第3磁性層7、上部電極8が積層されて構成されている。第1磁性層3の保磁力はたとえば3000e程度で、第2磁性層5の保磁

力はそれよりも弱い1000e程度である。さらに、第3 磁性層7の保磁力は最も弱く500e程度である。下部電 極2は第2センス線を兼ねている。上部電極8はワード 線および第1センス線を兼ねている。情報の記録は上部 電極8、下部電極2のどちらかの電極に電流を流すこと でおこない、記録後の読出しは両電極間の抵抗値を検出 することでおこなう。第1磁性層3、第2磁性層5、第 3磁性層7の磁化容易軸は膜面に平行方向になるように 形成されている。

【0017】図3は、上部電極8に紙面の裏側に向けて 第1磁性層3における磁場の強さが3000e以上となる ような十分大きな電流 I1を流した状態である。上部電 極8から発生する磁界は紙面上で時計回りであり、第1 磁性層3、第2磁性層5、第3磁性層7の磁化の向きは 全て同じで左向きになる。第1磁性層3、第2磁性層 5、第3磁性層7の磁化の向きが全て平行であるためこ の状態におけるセンス線の抵抗は最も低い。

【0018】図4は、上部電極8に紙面の表側に向け て、図3の場合よりも小さな所定の電流 I2を流した状 態である(I1>I2)。電流 I2は第3磁性層7におけ る磁場の強さが500e程度になるような値である。上部 電極8から発生する磁界は紙面上で反時計回りになり、 かつ、電流 I2を調節することにより保磁力の小さい第 3磁性層7の磁化のみを反転している。即ち、第3磁性 層7の磁化の向きが第1磁性層3と第2磁性層5の磁化 の向きと反平行になっている。磁化の向きが反平行にな っていることからGMR効果が生じ、両電極間の抵抗は 図3の状態よりも高くなる。

【0019】図5は、上部電極8に紙面の表側に向け て、図4の場合の電流 I2 より高く電流 I1より小さな 所定の電流 I3を流した状態である (I1> I3> I2)。 電流 I3は第2磁性層5の磁場の強さが1000e程度と なるような値である。ワード線となる上部電極8から発 生する磁界は紙面上で反時計回りになり、かつ、電流を 調節することにより第3磁性層7の磁化、および第3磁 性層7より保磁力が大きく第1磁性層3より保磁力が小 さい第2磁性層5の磁化を共に反転している。この結 果、第1磁性層3の磁化の向きが第2磁性層5と第3磁 性層7の磁化の向きと反平行になっている。磁化の向き が反平行になっていることからGMR効果により、両電 40 極間の抵抗は図4の状態とは異なる値を示す。

【0020】以上のように、多層の磁性層の磁化の向き を個々にコントロールすることにより、磁化の方向の組 み合わせに相当した異なる抵抗値がそれぞれ得られる。 よって、一つのメモリーセルに多値情報を記録すること が可能である。

【0021】図1に示すメモリーセルアレイの回路図を 用いて動作を説明する。図1においてメモリーセル11 にランダムアクセスを行いたいときには、ワード線W1 とセンス線S1に電流を流してやる。磁化の向きが左向 50

きか右向きかは、第1デコーダ回路DECY1により記 録ワード電流を図中手前から奥向きに流すか、第2デコ ーダ回路DECY2により奥から手前向きに流すかによ って決定される。他方、デコーダ回路DECXからセン ス線S1に流れる記録センス電流は、記録ワード電流と 異なり流れる方向は一方向でよく、たとえば、その方向 を記録センス磁界が上向きになるようにとる。メモリー セル11には記録センス磁界と記録ワード磁界が印加さ れる。ワード線W1とセンス線S1とによる合成磁場べ クトルの大きさが500e、1000e、3000eのいずれ かになるようにワード線W1とセンス線S1に流れる電 流を調節する。この電流の調節によって合成磁場ベクト ルの大きさが500eのときには図4に示す磁化の向きが 得られ、1000eのときには図5に示す磁化の向きが得 られ、3000eのときには図3に示す磁化の向きが得ら れる。以上のように、記録ワード電流の向きと合成磁場 ベクトルの大きさとを記録したい情報に応じて変えるこ とで、メモリーセル11には図3万至図5に示す3値信 号の記録が可能である。メモリーセル11に記録された 情報は抵抗の変化としてセンス線 S 1 を通してセンスア ンプ回路SAにより読み出される。

【0022】次に、磁性メモリーの製造方法を説明す る。図6乃至図13は、磁性メモリーを各製造工程毎に 示す概略縦断図である。

【0023】(1)図6に示すように、非磁性基板1の 表面上において、各メモリーセルが形成される予定の領 域に下部電極2を形成する。非磁性基板1にはたとえば ソーダライムガラスが使用される。下部電極2はDCマ グネトロンスパッタリングによりCr薄膜を堆積し、こ のCr薄膜をフォトリソグラフィ技術によりパターンニ ングし選択的に形成する。Cr薄膜は、約20nmの膜 厚において堆積され、0.2-3.0μmのパターン幅 (センス線Sの線幅) でパターンングされる。スパッタ リングにはCrターゲットが使用され、スパッタリング のときのDCパワーは1KWに設定される。下部電極2 としては非酸化性金属が好ましく、Cェ薄膜に代えて下 部電極2にはたとえばCu薄膜などが使用できる。ま た、下部電極2のパターンニングはリフトオフ技術でお こなってもよい。

【0024】(2)図7に示すように、下部電極2の上 部、および下部電極2で覆われていない非磁性基板1の 全表面に、第1磁性層3、第1非磁性スペーサー層4の それぞれを順次形成する。第1磁性層3はDCマグネト ロンスパッタリングによりCo薄膜を堆積する。このC o 薄膜は10-100 nm、好ましくは30 nmの膜厚 において堆積すればよい。スパッタリングにはCoター ゲットが使用され、スパッタリングのときのDCパワー は1KW、ガス雰囲気として不活性ガスであるArのガ ス圧力は2Pa、基板温度は室温にそれぞれ設定され

る。この条件のスパッタリングにより、第1磁性層3の

保磁力は3000e程度に設定される。

【0025】第1非磁性スペーサー層4は、DCマグネ トロンスパッタリングによりA1を堆積し、この後にA 1を酸化したA1xOy薄膜で形成される。このため、同 一のスパッタリング・チャンバー中で、Сο薄膜に引き 続きA1 薄膜をスパッタリングし、その後一旦基板をこ のスパッタリング・チャンバーから取り出して酸化処理 する。このAlxOy薄膜は膜中にトンネル電流が流れる 程度の膜厚たとえば3nmの膜厚において堆積される。 A1薄膜のスパッタリングにはA1ターゲットが使用さ れ、スパッタリングのときのDCパワーは0.3KW、 Arのガス圧力は0.5Pa、基板温度は室温にそれぞ れ設定される。A 1 薄膜の酸化処理は約2日間の室内自 然放置でおこなわれる。Alは、完全に酸化される必要 はなく、表面層部分が少なくとも酸化されていればよ い。また、Alの酸化処理は、酸素雰囲気中においてA 1のスパッタリングをおこなうことにより、A1のスパ ッタリング工程と同一工程でおこなえる。また、A1x Oy薄膜はCVD法により形成してもよい。なお、第1 非磁性スペーサー層 4 は、基本的にトンネル電流が流れ 20 る非磁性絶縁膜であればよく、必ずしもA1xOy薄膜に 限定されない。

【0026】(3)図8に示すように、第1非磁性スペ ーサー層4の全表面上に、第2磁性層5、第2非磁性ス ペーサー層6のそれぞれを順次形成する。第2磁性層5 は、第1磁性層3と同様に、DCマグネトロンスパッタ リングにより堆積したСο薄膜で形成され、このСο薄 膜は10-100nm、好ましくは30nmの膜厚にお いて堆積される。スパッタリングにはCoターゲットが 使用され、スパッタリングのときのDCパワーは1K W、Arのガス圧力は0.5Pa、基板温度は室温にそ れぞれ設定される。スパッタリングのときのガス雰囲気 であるArのガス圧力を第1磁性層の場合より小さく調 整することにより、第2磁性層5の保磁力は1000e程 度に設定される。第2非磁性スペーサー層6は、第1非 磁性スペーサー層4と同様に形成される。即ち、第2磁 性層5となるCo薄膜に引き続き、同一スパッタリング ・チャンバー中でA1薄膜をスパッタリングし、その後 一旦基板をこのスパッタリング・チャンバーから取り出 し、約2日間の室内自然放置をすることによりA1薄膜 40 の酸化処理を行い、第2非磁性スペーサー層6を形成す る。

【0027】(4)図9に示すように、第2非磁性スペーサー層6の全表面上に、第3磁性層7を形成する。第3磁性層7は、DCマグネトロンスパッタリングにより堆積したNisoFe2o薄膜で形成され、このNisoFe2o薄膜は10-100nm、好ましくは30nmの膜厚において堆積される。スパッタリングにはNisoFe2oターゲットが使用され、スパッタリングのときのDCパワーは1KW、Arのガス圧力は0.5Pa、基板温度

は室温にそれぞれ設定される。この条件でのスパッタリングにより、第3磁性層7の保磁力は500e程度に設定される。

【0028】(5)図10に示すように、第3磁性層7、第2非磁性スペーサー層6、第2磁性層5、第1非磁性スペーサー層4、第1磁性層3の積層構造に対しパターンニングをおこない、下部電極2上に第1磁性層3、第1非磁性スペーサー層4、第2磁性層5、第2非磁性スペーサー層6、第3磁性層7の各層が順次積層されたメモリーセルを形成する。各層のパターンニングは、たとえばフォトリソグラフィ技術で形成した所定のエッチングマスクを使用し、Arイオンミリング技術等を用いておこなう。メモリーセルの平面形状は矩形で形成され、メモリーセルのサイズはたとえば1辺が0.15-5μmで形成される。なお、メモリーセルの平面形状は多角形でも、また円形であってもよい。

【0029】(6)図11に示すように、メモリーセル間に絶縁体9を埋設する。絶縁体9は、たとえばCVD法により、メモリーセル間を埋め込むような膜厚の酸化珪素(SiO2)膜を形成し、その後メモリーセル上の不要な酸化珪素膜をCMP法等により取り除き、表面を平坦化することにより形成する。

【0030】(7)図12に示すように、第3磁性層7上および絶縁体9上の一部に上部電極8を形成する。この上部電極8はワード線を兼ねている。上部電極8は、たとえばスパッタリングでCr、Cu、Al、Au等の金属薄膜を第3磁性層7上および絶縁体9上に堆積し、この金属薄膜をフォトリングラフィー技術によりパターンニングすればよい。

【0031】(8)図13に示すように、上部電極8上を覆うパッシベーション膜10を全面に形成する。パッシベーション膜10は、たとえば酸化珪素膜、PSG膜、ポリイミド系樹脂膜等で形成される。以上の各製造工程が完了すると、本実施の形態に係る磁性メモリーが完成する。

【0032】本発明に係る磁性メモリーにおいては、メモリーセルに記録できる情報量をさらに増加するために、4層以上の多層構造の磁性層を有するメモリーセルを構成してもよい。追加する磁性層として、たとえばCo-Cr系磁性層、Co-Cr-Ta-Pt系磁性層がある。これらの磁性層を必要に応じて所定の位置に積層すればよい。Co-Cr系磁性層は5000e程度、Co-Cr-Ta-R磁性層は10000e程度、Co-Cr-Ta-Pt系磁性層は30000e程度の保磁力を得られる。

【0033】 (第2の実施の形態) 図14は、本発明の第2の実施の形態に係る磁性メモリーのメモリーセルアレイを示す回路図である。図14の可変抵抗で示した部分がメモリーセルに相当するが、メモリーセルが各行で直列接続された構成である。図15は、図14に示した

メモリーセルアレイを構成するメモリーセルの概略縦断 面図である。非磁性基板1上に第1磁性層3、第1非磁 性スペーサー層4、第2磁性層5、第2非磁性スペーサ 一層6、第3磁性層7が積層されている。第1磁性層 3、第2磁性層5、第3磁性層7のそれぞれの磁化容易 軸は膜面に平行方向になるように形成されている。第1 磁性層3の保磁力はたとえば3000e程度で、第2磁性 層5の保磁力はそれよりも弱い1000e程度である。さ らに、第3磁性層7の保磁力は最も弱く500e程度であ る。情報記録用ワード線8は積層膜の上部(または下 部)に磁性層の磁化容易軸と直交するように配置されて いる。第1電極18および第2電極19は、磁性層の磁 化容易軸と一致する方向において、積層膜(メモリーセ ル)を挟み込むように形成されている。第1電極18お よび第2電極19は1本のセンス線Sに直列的に接続さ れており、第1電極18と第2電極19との間にメモリ ーセル(可変抵抗)が付加される。

【0034】図16は、ワード線8に紙面の裏側に向けて十分大きな電流 I 1を流した状態である。ワード線8から発生する磁界は紙面上で時計回りであり、第1磁性 20層3、第2磁性層5、第3磁性層7の磁化の向きは全て同じで左向きになる。第1磁性層3、第2磁性層5、第3磁性層7の磁化の向きが全て平行であるためこの状態における第1電極18および第2電極19との間の抵抗は最も低い。

【0035】図17は、ワード線8に紙面の表側に向けて図16の状態よりも小さな所定の電流 I_2 を流した状態である($I_1>I_2$)。ワード線8から発生する磁界は紙面上で反時計回りになり、かつ、電流を調節することにより保磁力の小さい第3磁性層7の磁化のみを反転している。この時、第3磁性層7の磁化の向きが第1磁性層3と第2磁性層5の磁化の向きと反平行になっている。磁化の向きが反平行になっていることからGMR効果が生じ、第1電極18と第2電極19間の抵抗は図16の状態よりも高くなる。

【0036】図18は、ワード線8に紙面の表側に向けて図17の場合より高くかつ図16よりも低い所定の電流 I3を流した状態である。図17と同様にワード線8から発生する磁界は紙面上で反時計回りになり、かつ、電流を調節することにより第3磁性層7の磁化、および40保磁力が第3磁性層7より大きく第1磁性層3より小さい第2磁性層4の磁化を反転している。この結果、第1磁性層3の磁化の向きが第2磁性層5と第3磁性層7の磁化の向きと反平行になっている。磁化の向きが反平行になっていることからGMR効果が生じ、第1電極18および第2電極19との間の抵抗は図17の状態とは異なる値を示す。

【0037】以上のように、多層の磁性層の磁化の向き を個々にコントロールすることにより最小抵抗値の場合 に比べて20%以上大きな相当の抵抗値が得られる。よ って、一つのメモリーセルに多値情報を記録することが 可能である。

【0038】図14に示すメモリーセルアレイを用いて 本発明の第2の実施の形態に係る磁性メモリーの動作を 説明する。図14に示すように、可変抵抗で示したメモ リーセルが各行(センス線) S1, S2, ・・・、Sm で直列接続され、かつこの各行に直交するようにワード 線W1, W2, ・・・、Wnが形成されている。図14 においてメモリーセル11にランダムアクセス記録を行 いたいときには、ワード線W1とセンス線S1に電流を 流してやる。磁化の向きが左向きか右向きかは、第1デ コーダ回路DECY1により記録ワード電流を図中下か ら上向きに流すか、第2デコーダ回路DECY2により 上から下向きに流すかによって決定される。他方、デコ ーダ回路DECXからセンス線S1に流れる記録センス 電流は、記録ワード電流と異なり流れる方向は一方向で よく、たとえば、その方向を記録センス磁界が上向きに なるようにとる。メモリーセル11には記録センス磁界 と記録ワード磁界が印加される。ワード線W1とセンス 線S1とによる合成磁場ベクトルの大きさが500e、1 000e、3000eのいずれかになるようにワード線W1 とセンス線 S 1 に流れる電流を調節する。この電流の調 節によって合成磁場ベクトルの大きさが500eのときに は図17に示す磁化の向きが得られ、1000eのときに は図18に示す磁化の向きが得られ、3000eのときに は図16に示す磁化の向きが得られる。以上のように、 記録ワード電流の向きと合成磁場ベクトルの大きさとを 記録したい情報に応じて変えることで、メモリーセル1 1には図16乃至図18に示す3値信号の記録が可能で ある。メモリーセル11に記録された情報は抵抗の変化 として第1電極18および第2電極19で読み出され、 この読み出された情報はセンス線S1を通してセンスア ンプ回路SAにより読み出される。

【0039】次に、磁性メモリーの製造方法を説明する。図19乃至図25は、磁性メモリーを各製造工程毎に示す概略縦断図である。

【0040】(1)図19に示すように、非磁性基板1の表面上の全面に、第1磁性層3、第1非磁性スペーサー層4のそれぞれを順次形成する。非磁性基板1にはたとえばソーダライムガラスが使用される。第1磁性層3はCo薄膜で形成され、第1非磁性スペーサー層4はCu薄膜で形成される。第1磁性層3は、第1の実施の形態の製造方法で説明した条件と同一条件で形成される。即ち、同一のスパッタリング・チャンバー中で、第1磁性層3となるCo薄膜に引き続きCu薄膜をスパッタリングする。第1非磁性スペーサー層4となるCu薄膜のスパッタリングは、DCマグネトロンスパッタリングを用い、1-10nmの厚さ、好ましくは3nmの膜厚となるように堆積すればよい。このDCマグネトロンスパッタリングは、Cuターゲットを使用して、DCパワー

0. 3kW、Arのガス圧力0. 5Paで、行えばよ ٧١.

【0041】(2) 更に、引き続き、同一のスパッタリ ング・チャンバー中で、図20に示すように、第1非磁 性スペーサー層4の全表面上に、第2磁性層5、第2非 磁性スペーサー層6のそれぞれを連続的に形成する。第 2磁性層5はCo薄膜で形成され、第2非磁性スペーサ 一層6はCu薄膜で形成される。第2磁性層5は、第1 の実施の形態の製造方法で説明した条件と同一条件で形 成される。即ち、スパッタリングのときのArのガス圧 10 力を第1磁性層の場合より小さく調整することにより、 第2磁性層5の保磁力は第1磁性層3より小さく設定さ れる。第2非磁性スペーサー層6のCu薄膜のスパッタ リングは、第1非磁性スペーサー層4となるCu薄膜の スパッタリングと同一の条件でよい。つまり、DCマグ ネトロンスパッタリングを用い、1-10nmの厚さ、 好ましくは3nmの膜厚となるように堆積すればよい。 【0042】(3) 更に、引き続き、同一のスパッタリ ング・チャンバー中で、図21に示すように、第2非磁 性スペーサー層6の全表面上に、第3磁性層7を形成す る。第3磁性層7は、NisoFe2o薄膜で形成され、第 1の実施の形態の製造方法で説明した条件と同一条件で 形成される。第3磁性層7の保磁力は第2磁性層5より 小さく設定される。

【0043】(4)図22に示すように、第3磁性層 7、第2非磁性スペーサー層6、第2磁性層5、第1非 磁性スペーサー層4、第1磁性層3からなる積層構造に U溝を形成し、メモリーセルのパターンニングをおこな う。この結果、第1磁性層3、第1非磁性スペーサー層 4、第2磁性層5、第2非磁性スペーサー層6、第3磁 性層7の各層が順次積層された領域が島状に残り、メモ リーセルが形成される。各層のエッチングは、たとえば フォトリソグラフィ技術で形成したフォトレジスト膜な どの所定のエッチングマスクを使用し、Arイオンミリ ング技術でおこなう。

【0044】(5)図23に示すように、メモリーセル 間の溝内部に埋設される第1電極18および第2電極1 9を形成する。第1電極18および第2電極19は、メ モリーセル相互間の溝の内部に、この溝を埋め込むよう な膜厚で、W膜等の高導電性の材料を、たとえば選択C VD法により形成し、その後メモリーセル上の不要な高 導電性の材料の膜をCMP法等により取り除き表面を平 坦化することにより形成する。

【0045】(6)図24に示すように、第3磁性層7 上、第1電極18および第2電極19上を覆う全面に絶 縁膜9Aを形成する。絶縁膜9AはたとえばCVD法で 堆積された酸化珪素膜で形成され、この酸化珪素膜は3 00-400nmの膜厚で形成される。

【0046】(7)図25に示すように、絶縁膜9A上 にワード線(および上部電極)8を形成する。このワー

ド線8は、たとえばスパッタリングでCr、Cu、A 1、Au等の金属薄膜を堆積し、その後金属薄膜をパタ ーンニングして形成する。

12

【0047】(8)図示しないが、第1の実施の形態の 製造方法と同様に、ワード線8上を覆うパッシベーショ ン膜を全面に形成する。以上の各製造工程が完了する と、第2の実施の形態に係る磁性メモリーが完成する。

【0048】 (第3の実施の形態) 図26は、本発明の 第3の実施の形態に係る磁性メモリーのメモリーセルア レイを示す回路図である。図26の可変抵抗で示した部 分がメモリーセルに相当する。図27は、本発明の第3 の実施の形態に係る磁性メモリーの一部断面斜視図であ る。さらに、図28は、この磁性メモリーのメモリーセ ルの概略縦断面図である。図28に示すように、本発明 の第3の実施の形態に係る磁性メモリーのメモリーセル は、非磁性基板1上に第1磁性層3、第1非磁性スペー サー層4、第2磁性層5、第2非磁性スペーサー層6、 第3磁性層7が積層されている。第1磁性層3、第2磁 性層 5、第3磁性層7のそれぞれの磁化容易軸は膜面に 平行方向になるように形成されている。第1磁性層3の 保磁力はたとえば3000e程度で、第2磁性層5の保磁 力はそれよりも弱い1000e程度である。さらに、第3 磁性層7の保磁力は最も弱く500e程度である。情報記 録用ワード線8は積層膜の上部(または下部)に磁性層 の磁化容易軸と直交するように配置されている。第1電 極18および第2電極19は、磁性層の磁化容易軸と一 致する方向において、積層膜(メモリーセル)を挟み込 むように形成されている。ここまでのメモリーセルの構 造は、基本的には前述の図15に示す第2の実施の形態 に係るメモリーセルの構造と同一である。

【0049】本実施の形態に係る磁性メモリーにおいて は、図27に示すように、メモリーセルを挟んで磁性層 の磁化容易軸と平行に延在する一対のセンス線Sを備え ており、一対のセンス線Sの一方には第1電極18が電 気的に接続され、他方には第2電極19が電気的に接続 されている。一方のセンス線Sおよび第1電極18が作 り出す平面形状は櫛形で、同様に他方のセンス線Sおよ び第2電極19が作り出す平面形状も櫛形になり、それ ぞれが噛み合うような平面形状で構成されている。一対 のセンス線Sは、第1電極18と第2電極19との間に 配置されたメモリーセルの可変抵抗値を検出するように なっている。メモリーセルを介在せずに直接隣接する第 1電極18と第2電極19との間には双方の間を電気的 に分離する絶縁体9が形成されている。絶縁体9にはた とえば電極間に埋設された酸化珪素膜が使用される。

【0050】図26に示す磁性メモリーのメモリーセル アレイの回路図を用いて、本発明の第3の実施の形態に 係る磁性メモリーを説明する。本発明の第3の実施の形 態に係る磁性メモリーは、一対のセンス線からなるセン ス線ペアS1, S2, ・・・、Smが複数本配列され、

このセンス線ペアS1, S2, ・・・、Smに直交する ようにワード線W1, W2, ・・・、Wnが形成されて いる。まず最初に、すべてのメモリセルが最も抵抗の高 い状態となるように電流を調整して、リフレッシュす る。図26においてメモリーセル11にランダムアクセ ス記録を行いたいときには、ワード線W1とセンス線ペ アS1の一方に電流を流してやる。磁化の向きが左向き か右向きかは、第1デコーダ回路DECY1により記録 ワード電流を図中下から上向きに流すか、第2デコーダ 回路DECY2により上から下向きに流すかによって決 定される。他方、デコーダ回路DECXからセンス線ペ アS1の一方に流れる記録センス電流は、記録ワード電 流と異なり流れる方向は一方向でよく、たとえば、その 方向を記録センス磁界が上向きになるようにとる。メモ リーセル11には記録センス磁界と記録ワード磁界が印 加される。ワード線W1とセンス線S1とによる合成磁 場ベクトルの大きさが500e、1000e、3000eのい ずれかになるようにワード線W1とセンス線S1に流れ る電流を調節する。この電流の調節によって合成磁場べ クトルの大きさが500eのとき、1000eのとき、30 00eのときのそれぞれで得られる磁化の向きが相違す る。以上のように、記録ワード電流の向きと合成磁場べ クトルの大きさとを記録したい情報に応じて変えること で、メモリーセル11には3値信号の記録が可能であ る。メモリーセル11に記録された情報は抵抗の変化と してセンス線ペアS1で読み出され、この読み出された 情報はセンス線ペアS1を通してセンスアンプ回路SA により読み出される。

【0051】以上のように、センス線ペアS1, S2, ・・・、Smに電気的に並列にメモリーセルを接続することにより、センス線ペアS1, S2, ・・・、Smに接続されるメモリーセル数が増加してもセンス線ペアS1, S2, ・・・、Smに接続されるメモリーセル数が増加が防止できる。よって、センス線ペアS1, S2, ・・・、Smに接続されるメモリーセル数を増加できるので、磁性メモリーの高集積化、大容量化が可能になる。さらに、全抵抗に対するひとつのメモリーセルの抵抗変化率が充分に確保できるので、メモリーセルに記録された情報の検出感度を高めることが可能になる。

【0052】(第4の実施の形態)図29は、本発明の第4の実施の形態に係る磁性メモリーのメモリーセルの概略縦断面図である。非磁性基板1上に第1磁性層3、第1非磁性スペーサー層4、第2磁性層5、第2非磁性スペーサー層6、第3磁性層7が積層されている。第1磁性層3、第2磁性層5、第3磁性層7のそれぞれの磁化容易軸は膜面に平行方向になるように形成されている。第1磁性層3の保磁力はたとえば3000e程度で、第2磁性層5の保磁力はそれよりも弱い1000e程度である。さらに、第3磁性層7の保磁力は最も弱く500e程度である。

【0053】ここで、第1非磁性スペーサー層4、第2 非磁性スペーサー層6はそれぞれ導体で形成される。本 実施の形態に係る磁性メモリーにおいて、第1非磁性スペーサー層4、第2非磁性スペーサー層6のそれぞれは DCマグネトロンスパッタリングにより堆積したCu薄 膜で形成され、このCu薄膜は10-30nm、好ましくは10nmの膜厚において堆積される。スパッタリン グにはCuターゲットが使用され、スパッタリングのと きのDCパワーは0.3KW、ガス雰囲気として不活性 ガスであるArのガス圧力は0.5Pa、基板温度は室 温にそれぞれ設定される。

【0054】本実施の形態に係る磁性メモリーのメモリ ーセルアレイの回路構造は前述の図14に示す第2の実 施の形態に係る磁性メモリーのメモリーセルアレイの回 路構造と同一であり、情報記録用ワード線8は積層膜の 上部、具体的には第3磁性層7の表面上に磁性層の磁化 容易軸と直交するように配置されている。第1電極18 および第2電極19は、磁性層の磁化容易軸と一致する 方向において、積層膜(メモリーセル)を挟み込むよう に形成されている。第1電極18および第2電極19は 1本のセンス線Sに直列的に接続されており(図14参 照)、第1電極18と第2電極19との間にメモリーセ ルの可変抵抗が付加される。図29に示すように、メモ リーセルにおいては、第1電極18と第2電極19との 間において、第3磁性層7、第2非磁性スペーサー層 6、第2磁性層5、第1非磁性スペーサ層4、第1磁性 層3のそれぞれを通過し、再び第1磁性層3、第1非磁 性スペーサ層4、第2磁性層5、第2非磁性スペーサー 層6、第3磁性層7に至る電流パスの抵抗変化が、記録 された情報として読み出される。ワード線8と第1電極 18、第2電極19および図示しないセンス線Sとの間 はたとえば酸化珪素膜からなる絶縁膜9Aによって電気 的に分離されている。

【0055】以上のように、メモリーセルの抵抗変化を 第1磁性層3、第2磁性層5、第3磁性層7の各磁性層 の膜面に対して垂直方向に流れ帰還する電流パスの抵抗 変化とすることにより、第1磁性層3から第3磁性層7 までのすべての積層膜はメモリーセル毎にパターンニン グする必要がなくなる。よって、磁性メモリーの構造が シンプルになり、その製造が容易になる。

【0056】さらに、本実施の形態に係る磁性メモリーセルは、前述の図26乃至図28に示す第3の実施の形態に係る磁性メモリーセルにも適用できる。すなわち、一対のセンス線Sを具備し、図29に示す第1電極18は一対のセンス線Sの一方に一体に形成され、第2電極19は一対のセンス線Sの他方に一体に形成される。

【0057】さらに、本実施の形態に係る磁性メモリーセルは、ワード線8を第1磁性層3の下に形成することもできる。この場合には、第1磁性層3、第3磁性層7のそれぞれの保磁力を入れ換える必要がある。

16

【0058】さらに、本実施の形態に係る磁性メモリーセルは、第1電極18および第2電極19(およびセンス線S)を第1磁性層3の下に形成することもできる。 【0059】

【発明の効果】本発明によれば、一つのメモリーセルに 多値の情報を記憶できるので、極めて大容量な記憶装置 が実現できる。

【0060】さらに本発明によれば、従来技術に対して S/N比を4倍程度改善できる記憶装置が実現できる。 【図面の簡単な説明】

【図1】 本発明の第1の実施の形態に係る磁性メモリのメモリーセルアレイの回路図である。

【図2】 本発明の第1の実施の形態に係る磁性メモリのメモリーセルの概略縦断面図である。

【図3】 本発明の第1の実施の形態に係る磁性メモリのメモリーセルの低抵抗状態の概略縦断面図である。

【図4】 本発明の第1の実施の形態に係る磁性メモリのメモリーセルの高抵抗状態の概略縦断面図である。

【図5】 本発明の第1の実施の形態に係る磁性メモリのメモリーセルの他の高抵抗状態の概略縦断面図であ 20 る。

【図6】 本発明の第1の実施の形態に係る磁性メモリの製造方法を説明する第1製造工程におけるメモリーセルの概略縦断面図である。

【図7】 本発明の第1の実施の形態に係る磁性メモリの第2製造工程におけるメモリーセルの概略縦断面図である。

【図8】 本発明の第1の実施の形態に係る磁性メモリの第3製造工程におけるメモリーセルの概略縦断面図である。

【図9】 本発明の第1の実施の形態に係る磁性メモリの第4製造工程におけるメモリーセルの概略縦断面図である。

【図10】 本発明の第1の実施の形態に係る磁性メモリの第5製造工程におけるメモリーセルの概略縦断面図である。

【図11】 本発明の第1の実施の形態に係る磁性メモリの第6製造工程におけるメモリーセルの概略縦断面図である。

【図12】 本発明の第1の実施の形態に係る磁性メモリの第7製造工程におけるメモリーセルの概略縦断面図である。

【図13】 本発明の第1の実施の形態に係る磁性メモリの第8製造工程におけるメモリーセルの概略縦断面図である。

【図14】 本発明の第2の実施の形態に係る磁性メモリのメモリーセルアレイの回路図である。

【図15】 本発明の第2の実施の形態に係る磁性メモリのメモリーセルの概略縦断面図である。

【図16】 本発明の第2の実施の形態に係る磁性メ 50

モリのメモリーセルの低抵抗状態の概略縦断面図である。

【図17】 本発明の第2の実施の形態に係る磁性メモリのメモリーセルの高抵抗状態の概略縦断面図である。

【図18】 本発明の第2の実施の形態に係る磁性メモリのメモリーセルの他の高抵抗状態の概略縦断面図である。

【図19】 本発明の第2の実施の形態に係る磁性メモリの製造方法を説明する第1製造工程におけるメモリーセルの概略縦断面図である。

【図20】 本発明の第2の実施の形態に係る磁性メモリの第2製造工程におけるメモリーセルの概略縦断面図である。

【図21】 本発明の第2の実施の形態に係る磁性メモリの第3製造工程におけるメモリーセルの概略縦断面図である。

【図22】 本発明の第2の実施の形態に係る磁性メモリの第4製造工程におけるメモリーセルの概略縦断面図である。

【図23】 本発明の第2の実施の形態に係る磁性メモリの第5製造工程におけるメモリーセルの概略縦断面図である。

【図24】 本発明の第2の実施の形態に係る磁性メモリの第6製造工程におけるメモリーセルの概略縦断面図である。

【図25】 本発明の第2の実施の形態に係る磁性メモリの第7製造工程におけるメモリーセルの概略縦断面図である。

30 【図26】 本発明の第3の実施の形態に係る磁性メモリのメモリーセルアレイの回路図である。

【図27】 本発明の第3の実施の形態に係る磁性メモリのメモリーセルの一部断面斜視図である。

【図28】 本発明の第3の実施の形態に係る磁性メモリのメモリーセルの概略縦断面図である。

【図29】 本発明の第4の実施の形態に係る磁性メモリのメモリーセルの概略縦断面図である。

【図30】 従来の磁性メモリーのメモリーセルの構造を示す断面図である。


(図31) 従来の磁性メモリーの平面図である。【符号の説明】

1 非磁性基板

- 2 下部電極
- 3 第1磁性層
- 4 第1非磁性スペーサー層
- 5 第2磁性層
- 6 第2非磁性スペーサー層
- 7 第3磁性層
- 8 上部電極、ワード線

18、19 電極





3

W1, W2, ・・・、Wn ワード線


S1, S2, ・・・、Sm センス線

8 - - -

【図1】

【図2】

上部電極 第3磁性層



第2非磁性スペーサー層 第2磁性層 第1非磁性スペーサー層 第1 磁性層 2 下部電優 非磁性基板

 DECY1
 第1デコーダ回路

 DECY2
 第2デコーダ回路

 DECX
 デコーダ回路


 SA
 センスアンブ回路


 V
 ワード線

 S
 センス額

【図3】


【図4】






【図5】


【図6】








【図8】

【図7】









【図26】 【図29】 DECY2 18 18 18 18 12 13 ---1n ŞA 19 19 19 18 22 2 23 19 19 19 DECX 31 2 33 ---18 Sm m1 m2 m3 19 --- mn Wn DECY1

第3磁性層 第2非磁性スペーサー層 第2磁性層 第1非磁性スペーサー層 第1磁性層 非磁性基板

